はぐれエンジニアつれづれ

デジタルLSI設計(SystemC, SystemVerilog, etc.)の備忘録。はてなダイアリから移行中。

2024-02-01から1ヶ月間の記事一覧

記述あれこれ

三項演算子 x = a if condition is True else b 内包表記 a = [ {name: "A", value:50}, {name: "B", value:70} ] x = [i.name for i in a] # x => ["A", "B"]